推荐商品
  • Pba 淘宝网最热美容护肤品牌
  • 每一秒都在燃烧你的脂肪 健康瘦身
  • 健康绿色减肥 就是这样轻松!
  • 时尚内衣 塑造完美身形!
  • 麦包包 周年庆典包包折扣
  • 祛斑美白 不再做个灰脸婆
正版 锁相环技术原理及FPGA实现 锁相环跟踪相位的原理 FPGA实现数字信号处理基础 仿真测试技术 锁相环路模型 数字通信技术书籍
  • 市场价格:68
  • 促销价格:50
  • 商品编码:534231335264
  • 商品分类:数字信号处理的fpga实现
  • 商品所在地:福建 福州
  • 商品来源:天猫
  • 发布时间:2018-09-03 18:38:07
商品详细信息 -

正版 锁相环技术原理及FPGA实现 锁相环跟踪相位的原理 FPGA实现数字信号处理基础 仿真测试技术 锁相环路模型 数字通信技术书籍

基础信息

 

作 译 者:杜勇

出版时间:2016-06    千 字 数:465

版    次:01-01    页    数:292

印刷时间:    开    本:16开

印    次:01-01

I S B N :9787121287381     

所属分类:科技 >> 通信与网络 >>

 

内容介绍

本书从工程应用的角度详细阐述锁相环技术的工作原理,利用MATLAB及System View仿真工具软件讨论典型电路的工作过程。以Altera公司的FPGA为开发平台,以Verilog HDL语言为开发工具,详细阐述锁相环技术的FPGA实现原理、结构、方法,以及仿真测试过程和具体技术细节,主要包括设计平台及开发环境介绍、锁相环跟踪相位的原理、FPGA实现数字信号处理基础、锁相环路模型、一阶环路的FPGA实现、环路滤波器与锁相环特性、二阶环路的FPGA实现、锁相环路性能分析、锁相测速测距的FPGA实现。

目录

 

第1章  设计环境及开发平台介绍    1

 

1.1  FPGA基础知识    2

 

1.1.1  基本概念及发展历程    2

 

1.1.2  FPGA的结构和工作原理    4

 

1.1.3  FPGA在数字信号处理中的应用    12

 

1.2  Altera器件简介    12

 

1.3  Verilog HDL语言简介    15

 

1.3.1  HDL语言简介    15

 

1.3.2  Verilog HDL语言特点    16

 

1.3.3  Verilog HDL程序结构    17

 

1.4  Quartus II开发套件    18

 

1.4.1  Quartus II开发套件简介    18

 

1.4.2  Quartus II软件的用户界面    19

 

1.5  ModelSim仿真软件    22

 

1.6  MATLAB软件    24

 

1.6.1  MATLAB软件介绍    24

 

1.6.2  MATLAB工作界面    24

 

1.6.3  MATLAB的特点及优势    25

 

1.6.4  MATLAB与Quartus的数据交互    27

 

1.7  SystemView软件    28

 

1.7.1  SystemView简介    28

 

1.7.2  SystemView工作界面    29

 

1.8  小结—欲善其事先利其器    32

 

第2章  FPGA数字信号处理基础    33

 

2.1  FPGA中数的表示    34

 

2.1.1  莱布尼兹与二进制    34

 

2.1.2  定点数表示    35

 

2.1.3  浮点数表示    36

 

2.2  FPGA中数的运算    40

 

2.2.1  加/减法运算    40

 

2.2.2  乘法运算    43

 

2.2.3  除法运算    44

 

2.2.4  有效数据位的计算    44

 

2.3  有限字长效应    47

 

2.3.1  字长效应的产生因素    47

 

2.3.2  A/D转换的字长效应    48

 

2.3.3  系统运算中的字长效应    49

 

2.4  FPGA中的常用处理模块    51

 

2.4.1  加法器模块    51

 

2.4.2  乘法器模块    53

 

2.4.3  除法器模块    56

 

2.4.4  浮点运算模块    57

 

2.5  小结—四个过桥人    59

 

第3章  锁相环为什么能够跟踪相位    61

 

3.1  锁相环的组成    62

 

3.1.1  关注信号的相位分量    62

 

3.1.2  VCO是一个积分器件    63

 

3.1.3  正弦鉴相器还是余弦鉴相器    65

 

3.1.4  环路滤波器的作用    68

 

3.2  从负反馈电路理解锁相环    69

 

3.2.1  反馈电路的概念    69

 

3.2.2  负反馈电路的控制作用    70

 

3.2.3  锁相环与基本负反馈电路的区别    71

 

3.2.4  分析锁相环的工作状态    72

 

3.3  最简单的锁相环    73

 

3.3.1  一阶锁相环的SystemView模型    73

 

3.3.2  确定VCO输出的同相支路    74

 

3.4  锁相环的基本性能参数    77

 

3.4.1  捕获及跟踪过程    77

 

3.4.2  环路的基本性能要求    78

 

3.5  分析一阶环的基本参数    79

 

3.5.1  数学方法求解一阶环    79

 

3.5.2  图解法分析一阶环工作过程    81

 

3.5.3  工程设计与理论分析的差异    82

 

3.5.4  遗忘的参数——鉴相滤波器截止频率    85

 

3.6  小结——千条路与磨豆腐    87

 

第4章  一阶锁相环的FPGA实现    89

 

4.1  一阶环的数字化模型    90

 

4.1.1  工程实例需求    90

 

4.1.2  数字鉴相器    91

 

4.1.3  数控振荡器    92

 

4.1.4  计算环路增益    94

 

4.2  数字鉴相滤波器设计    95

 

4.2.1  FIR与IIR滤波器    95

 

4.2.2  MATLAB滤波器函数    97

 

4.2.3  FIR滤波器的MATLAB设计    100

 

4.2.4  量化滤波器系数    102

 

4.3  Verilog HDL代码风格    105

 

4.3.1  文件接口声明    105

 

4.3.2  变量的命名方式    106

4.3.3  模块对齐方式    106

 

4.3.4  阻塞赋值和非阻塞赋值    107

4.3.5  注释语句    107

4.4  一阶环的Verilog HDL设计    108

.4.1  新建FPGA工程    108

4.4.2  数字乘法器设计    110

4.4.3  低通滤波器设计    112

4.4.4  数控振荡器设计    115

4.4.5  顶层文件设计    115

4.5  一阶环的ModelSim仿真测试    119

4.5.1  MATLAB生成测试数据    119

9.1.2  PSK信号的MATLAB仿真    249

9.2 锁相环路解调参数设计    254

9.2.1  总体性能参数设计    254

9.2.2  下变频乘法器设计    256

9.2.3  下变频低通滤波器设计    257

9.2.4  鉴相乘法器设计    259

9.2.5  数控振荡器设计    260

9.2.6  环路滤波器设计    261

9.3  锁相解调环的Verilog设计    262

9.3.1  顶层文件的Verilog设计    262

9.3.2  鉴相器的Verilog设计    264

9.3.3  环路滤波器的Verilog设计    265

9.4  锁相解调环的仿真测试    266

9.4.1  环路捕获范围测试    266

9.4.2  NCO更新周期对环路增益的影响    267

9.5  小结—渔王的儿子    272

参考文献    274

 

 

相关商品
友情链接: